超频吧，小白------AMD新手超频教程之微星篇

沁湘B_B

还是写在最前面：
大量的言论指出：AMD平台不适合小白，对于这一言论是仁者见仁智者见智，我这个老白不作评论，俺也没这个资格。我只是想说，AMD吧的小白并不可怕，吧里有大量热心的大佬可以帮助我们这样的小白，我也是在吧友的帮助下，成功脱离了小白的身份，一跃而升到了老白。

图吧的小白才可怕，在到底是选AMD平台还是intel平台里纠结了一星期，
查了大量资料，发了大量咨询贴后又在9400F和3500X里纠结了一星期，
最后在图吧大佬们的怂恿下，花了2百多买了块至强E3。


而卡巴的小白们不是可怕，是可怜。
原本用月薪的预算配置，到卡吧咨询了配置单以后，被卡吧大佬们施展神技“不如加钱上某某之术”，最后配的电脑花光了年薪。

进这个帖子的兄弟们，如果已经入了AMD的坑，在短期内没有换U打算的前提下，就尽量善待（压榨）自己的电脑吧。

写完“超频吧，小白------华硕篇”之后，我发现大概有三种吧友：（+3路过党不算）
1：肯钻研的人还是肯钻研，不厌其烦的尝试某个参数的数值或者开关后的区别。
2：想钻研下超频却不知从何入手，很多术语觉得太过深奥，如何切入？
3：想超频却没耐心去学习，恨不得有人飞到他身边帮他超好调试稳定才是最棒的。至于怎么超？怎么调试？这个参数代表什么？关我毛事，看个帖子40分钟，不如去玩一把吃鸡。


所以我真的很想再说一句：没有人天生会超频，这玩意又不能遗传。所有的知识点都是通过学习一点点积累的。当你下班打开电脑愉快的玩耍绝地求生的时候，我们下班在一遍遍的调试小参；
当你愉快的吃到鸡，心满意足的点上一根烟的时候，我们可能正在抠电池。


写华硕篇，我花了整整7个晚上的时间，基本上从晚饭后到凌晨1点。之前耗费的学习时间还不算，真的很累人的。
如果你想超频，却连看一篇帖子的耐心都没有的话，你真心不适合玩超频，直接一步到位，买高主频多核多线程的CPU，预设4000MHz以上的XMP内存吧。

前排

预留精品广告位

占个位子

先抢一下前排先

小板凳已经放好了

前排嗑瓜子

我又来了

在等热心吧友CNY14

的BIOS截图，所以，这一楼先说说关于超频的几个专业的简称
MCLK，UCLK，FCLK，BCLK，ICLK
这几个CLK要理清楚，不然在后面超频的时候会无从下手。咱们一个一个的来。


1：MCLK---内存频率
我们平时叫的DDR4内存频率3600MHz其实是不正确的，我们平时说的这个3600其实是传输速率，3600MT/s，它的单位是MT/s（M:Million兆，T:Times次，3600MT/s指的是数据传输速率而不是内存时钟频率）。
DDR的全称：Double Data Rate，双倍数据传输速率
数据传输速率为3600MT/s的内存条，因此换算成我们熟悉的频率单位时，要用MT/s前的数值除以2。得到这根内存实际的时钟频率是1800MHz，这个内存时钟频率就简称MCLK。

2：UCLK---内存控制器频率
在锐龙的CPU里面的I/O Die里有一个UnifiedMemory Controller（直译：整合型内存控制器），其实我们习惯性地叫它IMC原则上是不对的，因为IMC是英特尔的CPU的整合内存控制器的简称（Integrated Memory Controller），而锐龙Zen2的CPU核心Die和IO Die是分开封装的，所以这个整合型内存控制器在锐龙上应该叫做UMC。
这个整合型内存控制器UMC的频率就叫UCLK。


3：FCLK---IF总线频率
CCD和UMC之间的数据传输通过IF总线（全称：Infinity Fabric），CCD内的CCX之间的数据传输也通过IF总线。IF总线的频率叫FCLK。


4：BCLK---CPU核心的外频
5：ICLK---PCI控制总线频率
因为我个人不推荐超频的时候超外频，所以4和5在本篇作业中略过。

花了一个小时画了一张图，理解这张图，就知道为什么单CCD的ZEN2，在AIDA64内存跑分的时候，写入速度只能是读取速度的一半了。
（这个是根据官方PPT跟我个人的理解画的，可能有不对的地方，如果有发现，还请多多指教）

左图：
Zen2以前的Zen1和Zen+，内存控制器和PCI控制器和CCD在一个封装的Die内。Zen1采用14nm制程， Zen+采用12nm制程。


右图：
到了Zen2，内存控制器和PCI控制器和CCD虽然还是在一个基板上，但是分开封装，并且通过异步的IF总线进行连接。因为Zen2采用7nm制程，所以单CCD的面积做的更小。
整合内存控制器（Unified Memory Controller简称UMC）以及PCI控制器（IO Hub Controller）被一起封装在I/O Die里。AMD叫这个Die为cIOD。



也就是说Zen 2又回归到古老的传统架构。
传统架构里，内存控制器就是位于主板芯片组的北桥芯片内部的，
CPU和内存进行数据交换，需要经过“CPU--北桥--内存--北桥--CPU”五个步骤
而CPU整合内存控制器后，CPU与内存之间的数据交换过程就简化为“CPU--内存--CPU”三个步骤，省略了两个步骤，具有更低的数据延迟。
而现在Zen2又回归了传统结构，变成了5步骤，那么延迟势必要增加。于是苏妈采用了翻倍策略：
IF总线位宽翻倍，从上两代的256位，翻倍到512位；俩个CCX共享的三级缓存也翻倍，就这样，解决了延迟变大的问题。

其实，英特尔才是CPU集成整合内存控制器这项技术的创始者，英特尔在1999年3月推出的Timna处理器（中集成了Rambus内存控制器，但以惨败收场，于是，整合内存控制器的计划被迫流产。
但这个技术被AMD学习了，并成功的把它推向了市场。经过了16年，直至Zen2的北桥回归。
2003年9月Socket 754接口的Athlon 64处理器推向市场的时候，开始使用了整合型内存控制器。最关键的是，Socket940接口的Athlon 64 FX版本，没锁倍频，一下子就受到了超频爱好者的喜爱。
详细情况请参考百度百科：整合内存控制器